Autores

3287
Celso Starec
163,1489
3288
163,1489

Informações:

Publicações do PESC

Título
Um Estudo Experimental do Desempenho do Sistema de Memória em Multicomputadores
Linha de pesquisa
Arquitetura e Sistemas Operacionais
Tipo de publicação
Dissertação de Mestrado
Número de registro
Data da defesa
25/5/1992
Resumo

0s multicomputadores são máquinas paralelas, MIMD, de memória distribuída, cujos nós de processamento se comunicam através da troca de mensagens. Sua eficiência e aplicabilidade dependem de sua capacidade de comunicação em relação a de processamento.

A comunicação, que em essência é a movimentação de um objeto de dados da memória de um nó para a de outro, é limitada, entre outras coisas, pela banda passante da memória. Nesta tese estuda-se o sistema de memória para estas máquinas.

Microprocessadores já são capazes de prover grande desempenho de ponto flutuante, requerido pelas aplicações da máquina, mas também são muito dependentes do sistema de memória.

Deseja-se utilizar memórias dinâmicas (DRAMs) para minimizar o custo. A velocidade destas não tem acompanhado a dos processadores, e o uso das técnicas tradicionais de melhoria da banda passante é dificultado pelas restrições impostas aos nós e pelos avanços na escala de integração. Estas memórias oferecem a possibilidade de melhoria da banda passante, utilizando ciclos curtos, através da exploração da localidade nos acessos.

São realizados experimentos que avaliam o uso deste mecanismo tanto nos acessos do processador, quanto para a comunicação. O processador usado já suporta estes acessos otimizados, e para a comunicação é simulado um mecanismo de arbitrar a memória por conjuntos (bursts) de acessos, de diversos tamanhos, o que permite melhor aproveitamento da localidade.

Abstract

Multicomputers are distributed memory MIMD parallel machines whose nodes communicate through mesage-passing. Their efficiency depend on the nodefs relative capacity of communication and processing.

Communication, which is in essence a data object movement from one nodef s memory to another, is limited, among other things, by the memory bandwidth. This work studies the memory system for these machines.

Recent microprocessors are already able to provide the high floating point throughput needed by the applications, but are alço heavily dependent on the memory system.

Dynamic memory (DRAMs) use is desired for cost minimization. Their access time, however, is not coping with processorfs needs. Restrictions imposed on the nodes and the evolution on the integration scale make difficult the use of traditional technics for memory bandwidth enhancement.

Bandwidth enhancement is possible in DRAMs usingshorter cycles that exploit access locality. Their use is evaluated by experiments with concurrent in-node processing and simulated communication. Optimized memory access is already supported by the processor and is achievable for communication with burst memory accesses. This scheme is simulated for many burst sizes.

Arquivo
Topo