Um Estudo do Potencial de Redes Intrachip para o Escalonamento de Processos em Arquiteturas Multicore
Autores
|
4932 |
Alexandre Borges Gonçalves
|
2212,131,163
|
|
4933 |
2212,131,163
|
|
|
4934 |
2212,131,163
|
Informações:
Publicações do PESC
Título
Um Estudo do Potencial de Redes Intrachip para o Escalonamento de Processos em Arquiteturas Multicore
Linha de pesquisa
Arquitetura e Sistemas Operacionais
Tipo de publicação
Dissertação de Mestrado
Número de registro
Data da defesa
29/9/2010
Resumo
Neste trabalho propusemos um mecanismo para escalonamento de processos em uma rede intrachip. Esse esquema foi simulado por meio de uma linguagem de projeto de sistemas e propriedades como balanceamento de carga e escalabilidade foram analisadas. Adicionalmente, contrastamos os resultados obtidos por simulação com aqueles esperados de modelos markovianos de filas. Finalmente, realizamos uma comparação entre o desempenho do escalonamento de processos no sistema operacional Linux e o alcançado pela rede de escalonamento.
Abstract
In this work we proposed a mechanism for process scheduling in a chip network. This scheme was simulated by means of a systems design language and properties like load balance and scalability were analyzed. Additionally, we contrasted results obtained by simulation with those expected from markovian models of queues. Finally, we made a comparison between process scheduling performance on Linux operating system and that which was achieved by the scheduling network.
Arquivo