Autores

1737
Emmanuel Miranda Pereira
733,241
1738
733,241

Informações:

Publicações do PESC

Título
Avaliação de Modelos de Acesso à Memória de Dados em Arquitetura Super Escalares
Linha de pesquisa
Arquitetura e Sistemas Operacionais
Tipo de publicação
Dissertação de Mestrado
Número de registro
Data da defesa
18/3/1999
Resumo
PESC: Resumo de Dissertação de Mestrado Resumo da Tese apresentada à COPPE/UFRJ como parte dos requisitos necessários para a obtenção do grau de Mestre em Ciências (M.Sc.)

Avaliação de Modelos de Acesso à Memória de Dados em Arquitetura Super Escalares

Emmanuel Miranda Pereira

Março/1999
Orientador:Eliseu Monteiro Chaves Filho 

 
Programa: Engenharia de Sistemas e Computação

      A execução de instruções de acesso à memória de dados é um aspecto importante no desempenho de um processador, devido à freqüência de ocorrência destas operações. Este trabalho de pesquisa trata da execução de instruções de acesso à memória no contexto das arquiteturas super escalares. São avaliados diferentes modelos de acesso à memória de dados, cobrindo desde um modelo no qual as instruções de memória são executadas seqüencialmente em ordem, até um modelo no qual as instruções de memória são executadas em pipeline, fora de ordem e especulativamente. Ao todo, são considerados sete diferentes modelos. Para cada modelo, são apresentadas medidas que mostram como o mecanismo de acesso à memória contribui para o desempenho da arquitetura. Os dados fornecidos nesta pesquisa, juntamente com uma avaliação da complexidade de implementação, possibilita uma avaliação da relação custo-benefício de cada modelo.

Abstract
PESC: Master's Degree Abstracts Abstract of Thesis presented at COPPE/UFRJ as a partial fulfillment of the requirements for the degree of Master of Science (M.Sc.)

Evaluation of Data Memory Access Models in Superscalar Architectures

Emmanuel Miranda Pereira

March/1999
Advisor:Eliseu Monteiro Chaves Filho  
Department: Systems Engineering and Computer Science

      The execution os data memory access intructions is an important issue for processor perfomance, due to the high frequency of such instructions. This research focus on the execution of memory access instruction in superscalar architectures. Several different memory access models are evaluated, ranging from a simple mechanism which memory access instruction are executed sequentially in order, to a mechanism which executes memory acces instruction in pipeline, out of the and speculatived. It is shown how each models contributes to the perfomance of the architecture. The results presented in this work allows an evaluation of the cost-perfomance ratio of each mechanism.

Arquivo
Topo